PPT 슬라이드

HardWire DESIGNLOCK ?

Reduces Re-design Risk

FPGA

HardWire

All CLBs and nets are preserved - No netlist transformation

Unused CLB/logic is not mapped for optimal die size CLBs & nets are maintained in the same relative location on the die.

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기