Course Outline

• Verilog Overview

• Basic Structure of a Verilog Model

• Components of a Verilog Module

  • Ports
  • Data Types
  • Assigning Values and Numbers
  • Operators
  • Behavioral Modeling
    • Continuous Assignments
    • Procedural Blocks
  • Structural Modeling

• Summary: Verilog Environment

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기