RTL Synthesis

always @(a or b or c or d or sel)

begin

case (sel)

2’b00: mux_out = a;

2b’01: mux_out = b;

2b’10: mux_out = c;

2’b11: mux_out = d;

endcase

Translation

Optimization

a

d

sel

2

b

inferred

mux_out

c

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기