Always Block - Example

module clock_gen (clk);

output clk;

reg clk;

parameter period=50, duty_cycle=50;

initial

clk = 1’b0;

always

#(duty_cycle*period/100) clk = ~clk;

initial

#100 $finish;

endmodule

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기