Clock Enable

Clock Enable

module clk_enb (d, ena, clk, q) ;

input d, ena, clk ;

output q ;

reg q ;

/* If clock enable port does not exist in target technology,

a mux is generated */

always @( posedge clk )

if (ena)

q <= d ;

endmodule

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기