Verilog

• Used for both simulation and synthesis

  • Two sets of constructs:
    • Simulation Constructs
    • Synthesis Constructs
      • Supported by synthesis tools

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기