Generate Symbols and Include Files

• Create symbol for higher-level schematic capture

• Create include file for AHDL or Verilog function prototype

Create symbol

Create include file

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기