Simple Signal Assignments

• Format:

<signal_name> <= <expression>

• Example:

r

t

g

h

qb

• VHDL Operators are used to describe the process

implied process

qa <= r or t ;

qb <= (qa and not(g xor h));

• Parenthesis ( ) give the

order of operation.

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기