회로도 2 (FPGA 내부)...

Author: 양창우
Date: 1998.12.24
Subject: XC3042A-7PC84C를 사용하여 2개의 Clock과 1개의 Stopwatch 구현

여기에 보이는 회로도는 FPGA 내부의 Logic에 관련된 부분입니다...  ZIP으로 압축한 전체 프로젝트를 제공합니다...

혹시나해서 Foundation 1.4에서 작업한 project와 Foundation 1.5에서 작업한 Project, 이렇게 2개로 나누어서 올립니다...  실은 F1.4에서 작업하구나서 F1.5용으로 Conversion 작업을 한겁니다...  일일이 다시그릴 수는 없잖아요...  각 Project별로 생성된 BIT File을 Xchecker Cable을 사용하여 Download해서 동작확인 까지 마친회로 입니다...

현재 사용중이신 S/W의 Version에 맞춰서 Download 하신후 Xilinx Foundation Project Manager를 띄우셔서 File -> Restore Project...를 실행하여 압축파일을 선택하여 임의의 위치에 압축을 푸시고 File -> Open Project...로 띄워 보시면 됩니다...

Foundation 1.4용 시계회로...

Foundation 1.5용 시계회로...

Copyleft Chang-woo,YANG