VHDL Standard

IEEE 1076(modeling)

IEEE 1076(synthesis)

Not all VHDL constructs are synthesizable.For example, “wait for 10 ns” is a common modeling construct, but does not generate any corresponding gate-level component.

13

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기