PPT 슬라이드
S to P Shift Register 구문
Clk
Rst
Q
8
- Serial in Parallel Out Shift Register
StoP
SIN
library ieee;
use ieee.std_logic_1164.all;
entity s2p8 is
port (
rst,sin : in std_logic;
clk : in std_logic;
q : out std_logic_vector(7 downto 0)
);
end s2p8;
architecture Behave of s2p8 is
signal tq : std_logic_vector(7 downto 0)
begin
process (clk,rst)
begin
if rst = ‘1’ then
tq <= (others =>‘0’) ;
elsif (clk’event and clk = ‘1’) then
tq(0) <= sin;
for I in 1 to 7 loop
tq(I) <= tq(I-1);
end loop;
end if;
end process;
q <= tq;
end Behave;
20
이전 슬라이드
다음 슬라이드
첫 슬라이드로 이동
그래픽 버전 보기