Pipeline Logic
Registers are “FREE” in FPGAs
Increases system through put
25MHz
50MHz
이전 슬라이드
다음 슬라이드
첫 슬라이드로 이동
그래픽 버전 보기