Memory Interface Block Diagram

SDRAMs

Clock

Write

Reset

Address[23:0]

Address[11:0]

CS

RAS

CAS

WE

Data[15:0]

Complete SDRAM Controller in a single CPLD

Microprocessor

CPLD

SDRAM

Controller

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기