SSTL Clock-to-Out With DLL

• 200 MHz inter-chip data rate

  • SSTL 3, Class II
  • IOB register to IOB register

Clock

2.8 ns

Virtex FPGA

Virtex FPGA

Q

DLL

D

DLL

1.9 ns

0.3 ns

(Stub Series Transceiver Logic)

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기