16-Bit Pipeline in One LUT

• In directly cascaded pipelines the flip-flops are not free

• One SRLUT can implementup to 16 bits of delay

  • shift data in and select the appropriate tap

16-Bit Shift Register

Input

Output

Delay

Select

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기