PPT 슬라이드

DSP CORE Generator Outputs

• Schematic symbol

• VHDL or Verilog HDL instantiation code

• Simulation model

• Design netlist with constraints

20 rows by 9 columns

160 CLBs used

32 Tap FIR Filter

Predictable Performance regardless number of cores

DSP

CORE Generator

FIR Filter

Recipe

Parameters

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기