FPGA Gate Counting Methodology...

각각의 FPGA Vendor들마다 자기네 Device의 Gate수를 발표하는데 자신들만의 고유한 방법을 활용하고 있습니다...  이래서는 타Device와의 비교가 불가능해지죠...  그래서 여기에 FPGA의 Gate수를 헤아리는데 기준이 되는 방법에 대해서 작성을 했습니다...  이문서를 활용하셔서 여러분들도 한번씩 Gate수를 헤아려 보세요...

Date: 1999.2.9

Gate수는 FPGA로 설계를하는 사람에게 서로다른 종류(혹은 서로다른 Vendor)의 FPGA들의 용량비교에 공통적으로 참고할 수 있는 관점을 제공한다...  이러한 점에서 "최대 Logic Gate수"는 FPGA의 Gate수를 계산하는데에는 가장 유용한 단위이다...

 

정의: 최대 Logic Gate수

최대 Logic Gate수 = (Logic Block의 수 X Logic Block당 Logic Cell의 수 X 최대 Logic Cell Utilization값) X 12

 

참고사항:

  1. FPGA를 구성하는 기본 Block은 "Logic Cell"이다...
  2. 하나의 "Logic Cell"은 4개입력을 같는 Look-Up-Table (LUT)과 Flip-Flop의 조합으로 이루어진다...
  3. 1 Logic Cell = 12 Logic Gates (4-input LUT는 4개의 Gate로 할당하고, Flip-Flop은 8개의 Gate를 할당한다...)
  4. 아래에 보이는 Logic Cell 변환표는 서로다른 형식의 Logic Block들 사이에서 Logic Cell의 Utilization수치와 Logic Cell과 등가가 되는 값을 보여준다...

 

Logic Block과 "Logic Cell"간의 변환표

Company

Family

Logic
Block

Total
LCs per
Logic Block

Max
Logic Cell
Utilization*

Comments

Xilinx

XC4000E

CLB

2.2

100%

Each XC4000 Series CLB provides 2 Logic Cells and an additional 3-input look-up-table.

XC4000EX

CLB

2.2

100%

XC5200

LC

1.0

100%

Fully independent Logic Cell inputs & outputs.

Altera

FLEX8000A

LE

1.0

80%

Altera's "FLEX 8000 Handbook" (p.119) recommends leaving 20% logic cells unused to accommodate future design modifications.

FLEX10K

LE

1.0

80%

Lucent

ORxCxxA

PFU

4.0

83%

Lucent devices have lower utilization due to sharing og Logic Cell input and output signals.

*Logic Cell Utilization은 입력과 출력의 공유나 제한된 Routing 자원에 의해서 제한된다...

 

Gate Count 예제:

질문) XC4010E와 FLEX EPF10K20은 얼마나 많은 Gate를 제공하는가...?

답변)

    XC4010E는 400개의 Configurable Logic Blocks (CLBs)를 가지고 있고, 각각의 XC4010E CLB는 2.2 Logic Cell이다...  XC4000 Series의 구조는 Device 전체 LCs의 100%까지 Utilize가 가능하고, 각 Logic Cell은 12개의 Logic Gate를 제공하므로

    XC4010E Gate수 = (400 CLBs) X (2.2 LCs per CLB) X (1.0 Utilization) X (12 Gate per LC) = 10,560 최대 Logic Gate (대략 10K의 최대 Logic Gate)

    FLEX EPF10K20은 1152개의 Logic Element (LEs)를 가지고 있고, 각각의 FLEX 10K LE는 1개의 Logic Cell과 동일하다...  FLEX의 구조는 Device 전체 LCs의 80%까지 Utilize가 가능하고, 각 Logic Cell은 12개의 Logic Gate를 제공하므로

    EPF10K20 Gate수 = (1152 LEs) X (1 LCs per LE) X (0.8 Utilization) X (12 Gate per LC) = 11,059 최대 Logic Gate (대략 11K의 최대 Logic Gate)