PPT 슬라이드

FPGA + H

ardWire Advantage

Cost Reduction Alternatives

Opportunity Cost

Re-engineering Cost

(Risk, Engr, Time to Market)

Xilinx

FPGA

Xilinx

HardWire

Custom ASIC

1X

0.8X

0.6X

0.4X

0.2X

0.1X

Zero

High

Cost Reduction =

(??unit price x unit volume) - (Opportunity Cost)

- (Re-engineering Cost)

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기