Verilog - Basic Modeling Structure

• CASE-sensitve

• All keywords are lowercase

• Whitespace is used for readability.

• Semicolon is the statement terminator

• Single line comment: //

• Multi-line comment: /* */

• Timing specification is for simulation

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기