Components of a Verilog Module

module

(Port List)

Port

Declarations

input

output

inout

Data Type

Declarations

Net

Register

parameter

Circuit

Functionality

Timing Specifications

Subprograms

task

function

System Tasks

Compiler

Directives

Instantiation

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기