Verilog Environment

• Contains a Design Block and a Stimulus Block

System Stimulus Block
• Connects the Design Block with the TestBench

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기