Verilog - Design Block

module counter(q, clk, clr, f, in);

input clk, clr;

input [1:0] f;

input [7:0] d;

output [7:0] q;

reg [7:0] q;

parameter set = 4, hold = 1;

clock_gen #(100, 50) clock(clk);

always @(posedge clk or posedge clr)

begin

if (clr)

q = 8'h00;

else

case (f)

2'b00: q = d; // Loads the counter

2'b01: q = q + 1; // Counts up

2'b10: q = q - 1; // Counts down

2'b11: q = q;

endcase

end

specify

$setup (d, posedge clk, set);

$hold (posedge clk, d, hold);

endspecify

endmodule

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기