FSM VHDL Code - Next State Logic

BEGIN

PROCES (reset, clk)

BEGIN

IF reset = '1' THEN

filter <= idle;

ELSIF clk'event and clk = '1' THEN

CASE filter IS

WHEN idle =>

IF nw = '1' THEN

filter <= tap1;

END IF;

WHEN tap1 =>

filter <= tap2;

WHEN tap2 =>

filter <= tap3;

WHEN tap3 =>

filter <= tap4;

WHEN tap4 =>

IF nw = '1' THEN

filter <= tap1;

ELSE

filter <= idle;

END IF;

END CASE;

END IF;

END process;

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기