PPT 슬라이드

• Signal 선언 및 활용
  
  
  library ieee;
  use ieee.std_logic_1164.all;
  
  entity gate is
  port(
  a,b,c,d : in std_logic;
  y : out std_logic
  );
  end gate;
  
  architecture a_g of gate is
  signal e,f : std_logic;
  begin
  e <= a and b;
  f <= c and d;
  y <= e or f;
  end a_g;
  
  -- Signal은 Entity 내부의 Node.

Simple Gate Logic (4)

a

b

c

d

y

Gate

15

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기