LAYOUT: Pin Selection IV

• Stay off the FPGA Control Pins

  • DOUT, M0, M1, M2, JTAG

• Wire-and DONE signals to determine when all FPGAs are finished programming.

• Don’t join the INIT signal for all FPGAs in the same Daisy Chain

  • Monitor INIT for each FPGA for CRC check failure

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기