PPT 슬라이드

Synthesis

Synopsys

FPGA Compiler or

Design Compiler

Constraints

File

X-BLOX

LogiCores

Optional

HDL Source File

(VHDL or

Verilog HDL)

VHDL,

*SDF

*XNF

Post-layout Verification

*SXNF

*Xilinx Netlist Format

Design Flow

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기