Duty Cycle Correction

25 MHz 25% Duty Cycle

25 MHz 50% Duty Cycle

Virtex FPGA

1X

~25% duty cycle in ? 50% duty cycle out

DLL

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기