Virtex CLB

Carry

Fnct

Gen

Carry

Fnct

Gen

Carry

Fnct

Gen

Carry

Fnct

Gen

• Logic and arithmetic delay reduction demands improvements in the CLB

• Virtex CLB is divided into two slices, each with:

  • 2 function generators
  • 2 flip-flops
  • 2 bits of carry logic

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기