Design Method 1 (VHDL)

• VHDL Design Method (단점)

  • Schematic Designer에게 익숙치 않은 방법
    • 초기 접근(습득)에 어려움.
  • Better Performance (?) but ...
    • Best Schematic Design보다는 경우에 따라 열세
    • 그러나 개발 기간은 ...

9

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기